PowerSpion

* RTL 디자인 만으로 linting 기능 및 clock gating analysis 지원

* 빠르고 간편한 사용성으로 인해 RTL CI/CD pipeline에 적용하여 clock gating을 이용한 저전력 설계 지원

PowerWurzel

* netlist와 RTL FSDB를 입력 받아 gate-level power analysis를 수행.

* RTL FSDB를 GL FSDB로 conversion 기능을 수행하면서 netlist와 RTL 간 match 정보에 대한 detail한 report 기능 지원

PowerBaum

* Netlist를 기반으로 model을 생성한 뒤, RTL simulator와 연동하여 다양한 RTL 시나리오에 대해 빠른 전력 분석을 지원

* Gate-level 전력 분석 툴만큼 정확성을 가지며 RTL 시뮬레이터 툴의 수행 속도만큼 빠르게 transient 전력 분석 및 waveform 생성.

PowerSpion

* Linting & power profiling metrics w/o expensive power estimation

* Thanks to its fast speed and lightweight nature, customers can

seamlessly integrate it into their RTL CI/CD pipeline, facilitating

daily monitoring of progress in power metrics

PowerWurzel

* Baum’s power analysis engine that understands RTL FSDB,

allowing user to bypass slow gate-level simulation

* Supports RTL FSDB to GL FSDB conversion functionality, providing detailed reports on the matching

information between the netlist and RTL.

PowerBaum

* Automatically generates fast, yet very accurate, power models that plug easily into a 

variety of third-party EDA tools such as HDL and ESL simulators.

* It enables system-level power analysis for an entire SoC with realistic scenarios, which is impossible with other 

currently available technologies today.